Searching PAJ Page 1 of 1

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2005-012188

(43) Date of publication of application: 13.01.2005

(51)Int.Cl.

H01L 33/00

(21) Application number: 2004-146109

(71)Applicant: MATSUSHITA ELECTRIC IND CO

LTD

(22)Date of filing:

17.05.2004

(72)Inventor: TAMURA SATOYUKI

UEDA TETSUZO

(30)Priority

Priority number: 2003144480 Priority date: 22.05.2003


Priority country: JP

(54) MANUFACTURING METHOD FOR SEMICONDUCTOR DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a manufacturing method for a semiconductor device capable of preventing the decrease of yield wherein the semiconductor device can be separated into a plurality of semiconductor devices.

SOLUTION: In this manufacturing method for the semiconductor device, a semiconductor layer including an active layer is formed on a base material substrate. Then, a metal layer is formed on the semiconductor layer. Then, the base material substrate is separated from the semiconductor layer after the metal layer is formed. Then, a plurality of separated semiconductor devices including the semiconductor layer are formed by removing a desired region in the metal layer from the



front side of the semiconductor layer surface exposed by separating the base material substrate.

(19) 日本国特許厅(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特解2005-12188

厳終質に続く

(P2005-12188A) (43) 公開日 平成17年1月13日(2005.1.13)

(SI) let.CL.

F1

チーマコード (参考)

HO1L 33/00

HOLL 33/00

5F041

審査請求 未請求 請求項の数 13 〇七 (全 21 頁)

,	·····	·ֈ	
(21) 出類番号 (22) 出類日	特顯2004-146109 (P2004-146109) 平成16年6月17日 (2004.5.17)	(71) 出鄰人	00000821 松下電器産業株式会社
(31) 優先權主義番号	特額2003-144480 (P2003-144480)		
(· · · · · · · · · · · · · · · · · · ·		200 A 212 WAY	大阪府門裏市大字門裏1006番地
(32) 優先日	平成15年5月22日 (2003.5.22)	(74)代理人	100077931
(33) 優先權主張國	日本園 (JP)		弁理士 前田 弘
		(74) 代理人	100094134
			弁理士 小山 廣報
		(74) 代理人	1001.10939
			弁理士 竹内 宏
		(74) 代理人	1001.10940
			弁理士 網田 萬久
		(74) 代理人	100113262
			弁理士 竹内 祐二
		(74) 代理人	100115059
			弁理士 今江 克奥


(54) 【発明の名称】半導体業子の製造方法

(57)【製約】


【課題】 歩留まりの低下を防止できると共に、複数の 半導体素子に分離することができる半導体素子の製造方 法を提供する。


【解決手段】 半導体素子の製造方法は、母材基板上に、能動層を含む半導体層を形成する。次に、半導体層の上に、金属層を形成する。次に、金属層を形成した後に、半導体層から母材基板を分離する、次に、半導体層における母材基板が分離されて露出した表面側から、金属層における所望の鎖域を除去することにより、半導体層を含んでなる互いに分離された複数個の半導体素子を形成する。

【選択図】 図1









【特許請求の範囲】

【印求館】

母材基板上に、能動層を含む半導体層を形成する工程と、

前記半導体層の上に、金属層を形成する工程と、

前記金属層を形成した後に、前記半導体層から前記母材基板を分離する工程と、

前記半導体層における前記母材基板が分離されて露出した面側から、前記金属層における所望の領域を除去することにより、前記半導体層を含んでなる互いに分離された複数個の半導体素子を形成する工程とを有することを特徴とする半導体素子の製造方法。

【請求項2】

前記金属層は、Au、Ag、又はCuよりなることを特徴とする請求項1に記載の半導体素子の製造方法。

【請求項3】

前記金属層は、メッキにより形成されることを特徴とする請求項1に記載の半導体素子の製造方法。

【清末項4】

南記金属層は、10μm以上の機厚を有することを特徴とする請求項1に記載の半導体素子の製造方法。

[請求項5]

商記母村基板を分離する工程は、前記半導体層に対して、該半導体層における前記母材 基板が形成されている側からレーザを照射することにより行なうことを特徴とする需求項 1 に記載の半導体素子の製造方法。

【請求項6】

前記母材基板を分離する工程は、研磨により行なうことを特徴とする請求項1に記載の 半導体素子の製造方法。

[請求項7]

前記半導体層を形成する工程と前記母村基板を分離する工程との間に、

前記半導体層における前記母村基板が形成されている側とは反対の側から、前記半導体 層の一部を除去することにより、前記半導体層を複数の領域に分離する工程をさらに備え

商記複数個の半導体業子の各々は、商記複数の領域の各々を含むことを特徴とする請求 項1に記載の半導体素子の製造方法。

【額求項8】

前記金属層を形成する工程と前記接数個の半導体素子を形成する工程との間に、

前記金屬層における前記半導体層が形成されている側の面とは反対の面の上に、接着性 を有する高分子材料フィルムを形成する工程をさらに備えることを特徴とする請求項1に 記載の半導体素子の製造方法。

[請求項9]

前記高分子材料フィルムは、伸縮性を有する材料よりなることを特徴とする請求項8に 記載の半導体素子の製造方法。

【請求項10】

前記金属層を形成する工程と前記母材基板を分離する工程との間に、

前記金属層における前記半導体層が形成されている側の面とは反対の面の上に、剪開性を有する半導体蒸板を形成する工程をさらに備えることを特徴とする論求項1に記載の半導体素子の製造方法。

【請求項11】

前記半導体基板は、S1叉はS1Cよりなることを特徴とする請求項10に記載の半導 体素子の製造方法。

【請求項12】

前記複数個の半導体業子を形成する工程は、

商記金屬層における前記所認の領域を除去することにより露出された前記半導体基板の表面に、清部を形成する工程と、前記清部が形成された前記半導体基板を劈開することにより前記複数個の半導体素子を形成する工程を含むことを特徴とする請求項10に記載の半導体素子の製造方法。

【請求項13】

前記半導体層は、111族変化物半導体よりなることを特徴とする請求項1に記載の半導 【森前の詳維売説明】

【技術分野】

[0001]

本発明は、青色域から紫外域で発光する窯化物半導体発光素子の製造方法に関するものである。

【背景技術】

100021

現在、各種表示用若しくは大型ディスプレイ、又は信号機等において、III 旅籃化物を 用いた発光ダイオードが広く実用化されている。また、GaN系しEDと黄光体とを組み 合わせた臼色しEDも商品化されており、将来的に発光効率が改善されれば、現状の照明 の置き換えも期待されている。

[0003]

一般的に、GaN等よりなる口検窒化物半導体(以下、単に愛化物半導体と記す)は サファイア基板上に形成されるのが主流である。しかしながら、サファイア基板は奪電性 を有していないので、p型電極及びn型電極をGaN成長層における同一の平面上に形成 する必要がある。このため、電流バスが長くなることによって複列抵抗が大きくなるとい う問題、さらに、デバイスサイズが大きくなるという問題が生じる。

100041

ところで、前述の問題を解決するために、レーザリフトオフ(しaser Lift-Off:以下、ししひと記す)という技術が開発されている。

[0005]

LLO技術とは、サファイア基板上にGaN層を改長させた後、GaN層におけるサファイア基板が形成されている側から、GaN層に対してレーザ限射を行なって、GaN層におけるサファイア基板との界面近傍部分を熱分解させることにより、サファイア基板とGaN層とを分離する方法である。

[0006]

以下に、LLO技術を用いた第1の従来例に係る半等体素子の製造方法について、関7(a)~(f)を参照しながら説明する(例えば特許文献1参照)。

100071

まず、図7(a)に示すように、サファイア基板101上にGaN層102を成膜する

[0008]

次に、図7(b)に示すように、GaN層102の上に電極層103を形成した後、該電極層103の上の所定領域に絶縁膜104を形成する。

[0009]

次に、図7(c)に示すように、電極層103の上に、厚さが50μm程度であるC u メッキ105を形成する。なお、この場合、絶縁膜104の上にはCuはメッキされずに 、電極関103の上に、同様に示すような形状を有するCuメッキ105が形成される。 10001

次に、閏7(d)に示すように、Cuメッキ105の上に保持金屬106を形成する。 【0011】

次に、図7(€)に示すように、LLO技権を用いて、GaN層102からサファイア 基板101を分離した後、GaN層102の上の所定領域に電極層107を形成する。続いて、Cuメッキ105から保特金屬106を分離する。なお、図7(€)及び後述する 図7(f)では、前述した図7(a)~(d)に示した上下方向を達にして示している。 【6012】

次に、図7(f)に示すように、GaN層102にけがきを入れて、GaN層102を 粉削することにより、チップを分離する。この場合、Cuメッキ105の接合部105a は、核合強度が比較的弱いので、GaN層102が掛開されることにより、Cuメッキ1 05も容易に分離される。

100131

以下に、LLO技術を用いた第2の従来例に係る半導体素子の製造方法について、図8(a)~(f)を参照しながら説明する(例えば特許文献2参照)、

100141

まず、図8(a)に示すように、サファイア基板201上にGaN層202を成膜する

I 0015 I

次に、図8(b)に示すように、GaN署202の上に電板圏203を形成した後、厚さが10μm以上であるAoメッキ204を形成する。

[0016]

次に、図S(c)に示すように、LLO技術を用いて、GaN層202からサファイア 基板201を分離する。

[0017]

次に、図8(d)に示すように、GaN層におけるサファイア基板201が除去されて 露出した面の上に、電極層205を形成する。

[0018]

次に、図8(e)に示すように、Auメッキ204の上にレジストパターン206を形成した後パターニングを行なって、Auメッキ204におけるチップ分離領域となる部分を除去する。この場合、Auメッキ204におけるGaN層202が形成されていない面側から、ウェットエッチングにより除去している。

[0019]

次に、図8(f)に至すように、レジストパターン206を有機洗浄によって除去した 後、GaN層202を鬱閉したり又はダイシングプレードを用いて切削することにより、 チップを分離する。

[6020]

以上の第1及び第2の従来例に示したようにして、LLO技術を用いて簡化物半導体素子が作製されている。

【特許文献1】特開2001-274507号公報

【特許文献2】特辦2002-183919号公報

【発明の開示】

【発明が解決しようとする課題】

100211

しかしながら、前記第1及び第2の従来例に係る半導体素子の製造方法によると、次に 示すような問題が発生する。

[0022]

まず、第1の従来例に係る半導体素子の製造方法においては、Cuメッキ105の接合 強度が非常に弱い場合、薄膜であるGaN層102の保持材としての機能が低下するので 、劈開を行なう工程において自然とGaN層102が割れてしまう場合がある。このよう に自然に割れたチップにはがたつきが多いので、デバイスとして用いることはできない。 したがって、歩留まりが低下する原因となる。一方、Cuメッキ105の接合強度が強い 場合、薄膜であるGaN層102が劈開により分額しても、Cuメッキ105が分離され ない場合がある。したがって、この場合にも歩留まりが低下する原因となる。このように 、第1の従来例に係る半導体素子の製造方法では、Cuメッキの接合強度の厳密を制御が 要求される。

[0023]

また、第2の従来例に係る半導体業子の製造方法においては、前記図8(e)を用いた 説明の通り、厚膜であるAu×ッキ204の上にレジストパターンを形成する。しかしな がら、Au×ッキ204の膜厚が厚いと、パターニングの際にAu×ッキ204の下地と なる層を確認することが困難であり、マスク合わせが困難となる。したがって、歩留まり が低下する原因となる、また、Au×ッキ204におけるチップ分離領域となる部分を除 去した段階で、薄膜であるGaN層202が自然に分離する場合もあり、この場合には、 第1の従来例の場合と間様に、歩留まりが低下する原因となる。以上のように、第2の従 来例に係る半導体素子の製造方法においても、高歩留まりを実現することが困難である、 【10024】

前記に鑑み、本発明の目的は、準留まりの低下を防止できると共に、複数の半導体素子 に分離することができる半導体素子の製造方法を提供することである。

【課題を解決するための手段】

[0025]

商記の課題を解決するために、本発明の半導体業子の製造方法は、母材基板上に、能動 層を含む半導体層を形成する工程と、半導体層の上に、金属層を形成する工程と、金属層 を形成した後に、半導体層から母材基板を分離する工程と、半導体層における母材基板が 分離されて露出した表面側から、金属圏における所望の領域を除去することにより、半導 体層を含んでなる互いに分離された複数個の半導体業子を形成する工程とを有する。

[0026]

本発明の半導体素子の製造方法によると、従来例と異なって完全に繋がった金属層を保持材として用いると共に、樹淵ではなく金属層を除去することにより素子を分離するので、従来例に示したような質問の際の問題を解消して、歩留まりを向上させることができる。また、金属層を除去する際には、金属層上ではなく半導体層上にレジストバターンを形成してバターニングを行ない。半導体層における母科基板が分離されて露出した表面側から金属層を除去するため、マスク合わせが非常に容易になるので、歩留まりを向上させることができる。

100271

- 本発明の半導体業子の製造方法において、金属層は、Au、As、又はCuよりなることが好ましい。

100281

これらの材料は熱伝導率が高いので、デバイスの放熱特性が向上する。

100291

本発明の半導体業子の製造方法において、金属層は、メッキにより形成されることが好ましい。

100301

本発明の半導体素子の製造方法において、金属層は、10μm以上の膜厚を有することが好ましい。

[0031]

このようにすると、金属層の半導体層に対する保持能力として十分な効果を得ることができる。

100331

本発明の半導体素子の製造方法において、母材基板を分離する工程は、半導体層に対して、該半導体層における母科基板が形成されている側からレーザを照射することにより行なうことが好ましい。

[0033]

このようにすると、短時間で且つ容易な新御で母材基板を分離することができる。

100343

本発明の半導体素子の製造方法において、母材基板を分離する工程は、研磨により行なってもよい。

[0035]

本発明の半導体素子の製造方法において、半導体層を形成する工程と母材基板を分離する工程との間に、半導体層における母材基板が形成されている側とは反対の側から、半導体層の一部を除去することにより、半導体層を複数の領域に分離する工程をさらに備え、複数側の半導体素子の各々は、複数の領域の各々を含む。

100361

このように、母材基板を分離する前に半導体層を複数の領域に分離しているため、母材 基板を分離する際に半導体層が割れやすいという傾向を抑制することができる。その結果 、例えばレーザ照射を用いて母材基板を分離する場合には、レーザ照射条件のマージンを 大きくとることが可能となり、歩留まりを向上させることができる。

[0037]

本発明の半導体素子の製造方法において、金属層を形成する工程と複数圏の半導体素子 を形成する工程との間に、金属層における半導体層が形成されている側の面とは反対の面 の上に、接着性を有する高分子材料フィルムを形成する工程をさらに備えることが好まし い。

[0038]

このようにすると、後の工程で分離される複数個の半導体素子がばらばらになることを 防止することができる。

[0039]

本発明の半導体業子の製造方法において、高分子材料フィルムは、伸縮性を有する材料よりなることが好ましい。

[0040]

このようにすると、デバイス完了後、高分子フィルムをエキスパンドシートとして使用 することができるので、製造工程数を減少させることができる。

100411

本発明の半導体素子の製造方法において、金属層を形成する工程と母科基板を分離する 工程との間に、金属層における半導体層が形成されている側の面とは反対の面の上に、 関性を有する半導体基板を形成する工程をさらに備える。

[0042]

このようにすると、母材基板を分離した後における半導体層に対する保持能力を高めることができるので、歩留まり良く、複数の半導体素子に分離することができる。

[0043]

本発明の半導体業子の製造方法において、半導体基板は、Si又はSiCよりなることが好ましい。

[0044]

このようにすると、半導体素子を実装する際に、半導体素子がセートシンクとして機能 するので、実装工程の簡素化できる。

100451

本発明の半導体素子の製造方法において、複数個の半導体素子を形成する工程は、金属 層における所望の領域を除去することにより露出された半導体基板の表面に、清部を形成 する工程と、清部が形成された半導体基板を對開することにより複数個の半導体素子を形 成する工程を含む。

[0046]

このようにすると、溝部に沿って半導体基板の劈開が起きるので、半導体基板をより容易に劈開することができる。これにより、歩留まりを一層向上させることができる。

[0047]

本発明の半導体素子の製造方法において、半導体層は、III 族營化物半導体よりなることが好ましい。

【発明の効果】

100481

本発明の半導体業子の製造方法によると、従来例と異なって完全に繋がった金属層を保 特材として用いると共に、磐隅ではなく金属層を除去することにより業子を分離するので 、従来例に示したような野間の際の問題を解消して、歩留まりを向上させることができる 。また、金属層を除去する際には、金属層上ではなく半導体層上にレジストパターンを形成してパターニングを行ない、半導体層における母科基板が分離されて露出した表面側から金属層を除去するため、マスク合わせが非常に容易になるので、歩留まりを向上させる ことができる。

【発明を実施するための最良の形態】

100491

以下、本発明の各実施形態について、図面を参照しながら説明する。

I 0050 I

(第1の実施形態)

以下に、本発明の第1の実施影整に係る半導体素子の製造方法、具体的には、窒化物半 導体よりなる青色面発光素子の製造方法を一例として、図1(a)~(h)を参照しなが ら説明する。

[0051]

なお、GaN層を成長させる装置としては、MOVPE(有機金屬気相成長)装置を用いる。また、Ga原料としてはトリメチルガリウムを用い、N原料としてはNH。を用いる。また、ドナー不純物であるSiの原料としてはSiH。を用い、キャリアガスとしてはH。を用いる。

[0052]

まず、図1(a)に示すように、2インチ(0001)サファイア基板1上に、低温緩衝層(図示せず)を形成した後、該低温緩衝層の上に膜厚が4ヵmとなるように n型G a N層2を成長させる。この場合、G a N層2の成長温度は1030である。次に、キャリアガスとしてN。に切り替えると共に成長温度を800でに降温して、G a N層2の上に膜厚が20 nmとなるようにInGaNよりなる活性層3からは波長が470 nmの青色発光が生じる。 Inの原料としてはトリメチルインジウムを用いる。また、本実施形態では、活性層3がSQW構造である場合としたが、MQW構造であっても良い。次に、成長温度を再び1020でまで昇温して、活性層3の上に膜厚が0.8ヵmとなるようにp型G a N層4を成長させる。なお、アクセプタ不純物であるMgの原料としては、シクロペンタジエニルマグネシウムを用いる。

[0053]

次に、p型GaN層4を成長させた後、アニーリング装置を用いて、豪業雰囲気中であって且つ750℃で20分間アニーリングを行なうことにより、p型GaN層4をさらに低低抗化する。

[0054]

次に、図1(b)に示すように、EB蒸養により、p型GaN層4の上にp型コンタクト電極5としてNi/Aoよりなる積層膜を形成する。その後、酸素雰囲気中、600℃でシンタを行なう。

[0055]

次に、図1(c)に示すように、EB蒸着により、試料表面全面にAuxッキの下地膜6としてTi/Auよりなる精層膜を形成する。その後、下地膜6の上に、膜厚が30μmとなるAuxッキ7を形成する。ここで、後工程において、膜厚が5μm程度のn型GaN層2からサファイア基板1を除去する際、Auxッキ7はn型GaN層2の保持材として作用する。Auxッキ7は、膜厚が厚くなればなる程保持能力は高まるが、膜厚が厚くなりすぎるとデバイスの放熱特性を悪化させることになる。したがって、Auxッキ7の膜厚は10~150μm程度であることが好ましい。なお、本実施形態では、前述したように、Auxッキ7の膜厚は30μmとしている。また、膜厚が厚い金属層の材料としては、熱低等率が高い材料であることが望ましく、Auの他にAg又はCuが候補として

挙げられる。また、本実施形態ではメッキによりA B メッキを形成したが、メッキ以外の方法で形成しても良い。

[0056]

次に、図1(d)に示すように、n型GaN層2からサファイア基板1を除去する。サファイア基板1を除去する方法としては、研磨法又はレーザリフトオフ法(LLO法)等がある。サファイア基板1は非常に強固であるので、研磨法を用いてサファイア基板1を除去する場合には、長時間を要すると共に制御が困難であるという問題を有している。そこで、本実施形態では、レーザリフトオフ法を用いてサファイア基板1を除去している。具体的には、サファイア基板1におけるn型GaN層2が形成されている側の面とは反対の面側から、サファイア基板1に対してYAGレーザの照射を行なうことにより、n型GaN層2におけるサファイア基板1との屏面近傍部を熱により分解させて。n型GaN層2とサファイア基板1との分類を行なう、なお、レーザリフトオフ後には、n型GaN層2における界面近傍に分解されたGa金屬が付着するので、塩酸で除去を行なう。ここで、レーザリフトオフ後の表面は荒れているので、表面が平坦である場合よりもしむりの光取り出し効率が向上する、また、光取り出し効率をより高める目的で、更に表面を荒らしてもよい。

[0057]

次に、図1(e)に示すように、n型Gan圏2におけるサファイア基板1が分離されて剥き出しになった面上にマスクを形成した後、n型Gan圏2、活性層3及びp型Gan圏4におけるチップ分離領域に存在している氦化物半導体圏をドライエッチングにより完全に除去することにより、n型Gan圏2、活性圏3及びp型Gan圏4に、チップ分離領域となる側口径が $15\mu mon圏口部a1を形成する。その後、用いたマスクを除去する。ここで、ドライエッチングする際のエッチングガスとしては例えば塩素系ガスを用いる。また、マスクとしてはドライエッチングに対してエッチングされにくい材料であることが望まして、<math>SiO$ 。等の誘電体膜又はNi等よりなる金属膜であれば良い。また、レジストを用いる場合は、膜厚が厚いレジストを用いることが望ましい。なお、前述した図 $1(a) \sim (d)$ と図1(e)とでは、図面の上下方向を反対にして示している。また、後述の図 $1(f) \sim (b)$ についても同様である。

[0058]

次に、図1(f)に示すように、CVD法又はスパッタ法により。試料全面にS1O。 膜よりなるパッシベーション膜8を形成した後、パッシベーション膜8におけるデバイスの光取り出し部となる部分を除去する。次に、n型GaN層2におけるパッシベーション膜8が除去されて露出している部分に、n型電腦9としてT1/Anよりなる積層膜を形成した後、凝累等関策中、600ででシンクを行なう、なお、n型電腦9としては1T0又はB-Ga。O。等の透明電極を用いても良い。

[0059]

次に、図1(g)に示すように、パッシベーション膜8、n型GaN層2及びn型電極9の上の全面にレジストマスク10を形成した後、レジストマスク10におけるチップ分離領域の一部に開口部り1を形成する、本実施形態では、チップ分離領域の福が15μmとしているのに対して、その領域の中心となる領域の5μmだけ開口するように。開口部 b1を形成する。次に、Auメッキ7における篁化物半導体層が形成されている側の面とは反対の領土にシート11を貼りつける。シート11は、次工程で分離されるチップがは らばらになることを防止する。また、シート11は高分子材料フィルムよりなり、接着性を有している。また、シート11として伸縮性を有する高分子フィルムを用いることにより、デバイス完了後、エキスパンドシートとして使用することも可能となるので、製造工程数を減少させることができる。また。シート11はLLO法を用いてサファイア基板1を分離する適前又は直接に取り付けることも可能であり、そのようにすることにより、サファイア基板1の分解時又はn型電極9を形成するプロセス時にn型GaN層2の保持能力を向上させることができる。

[0060]

次に、図1(h)に示すように、BHFを用いて、開口部り1の底部及びその下側に位置しているバッシベーション膜8と下地膜6を構成するTi膜とを除去して。下地膜6を構成するAnを露出させる。次に、ヨードを用いて、露出した下地膜6を構成するAnと該Auの下側に位置するAnメッキ7とをウェットエッチングすることにより、窒化物半導体層を含んで含る2つのチップに分離する。その後、レジストマスク10を例えば有機洗浄で除去することより、青色しEDを作業することができる。

100611

以上のように、本発明の第1の実施形態に係る半導体業子の製造方法によると、保持材として、従来例と異なり完全に繋がったAuメッキを用いると共に、素子分離として、對 謝を行なうのではなくAuメッキをウェットエッチングで除去することにより行なう。このため、従来例に示したように、好關を行なう場合であれば、膜厚が薄い嚢化物半導体層が自然に割れてしまったり又はメッキ圏が繋がったままの状態になって素子分離がなされないという問題が生じていたが、本実維形態によると、これらの問題を解決することができ、歩留よりを向上させることができる。また、Auメッキをエッチングする際には、窒化物半導体層上にレジストパターンを形成しパターニングを行ない、窒化物半導体層におけるサファイア基板が形成されていた面側からAuメッキのエッチングを行なう。このため、従来例に示したように、Auメッキの上にレジストパターンを形成する場合であればマスク合わせが困難であったが、本実施形態によると、マスク合わせが容易になるので、歩留まりを向上させることができる。

[0062]

このように、参留まりに優れた青色LEDを作製することが可能となる。また、作製されたデバイスは膜厚が30μmという薄膜のAuメッキを介して放熟されるので、放熱性にも非常に優れている。

100631

なお、本実施形態では、サファイア基板1の上にGaN層を成長させる場合について説明したが、基板及び成長層共にその他の材料よりなる半導体であっても同様に適用可能である。

[0064]

(第2の実施形態)

以下に、本発明の第2の実施形態に係る半導体素子の製造方法について、具体的には、 築化物半導体よりなる背色面発光素子の製造方法を一例に用いて、図2(a)~(h)を 参照しながら説明する。なお、図2(a)~(h)では、前述の図面において示された構成部分と対応する部分には、同一の符号を付している。

[0068]

まず、図2(a)に示すように、サファイア基板1の上に、n型GaN層2、活性層3及びp型GaN層4を難に成膜し、アニーリングを行なうまでの工程は、第1の実施影響において図1(a)を用いた説明と同様である。

[0006]

次に、図2(b)に示すように、p型GaN層4の上にマスクを形成した後、n型GaN層2、活性層3及びp型GaN層4におけるチップ分離領域に存在している築化物半導体層をエッチングにより除去することにより、開口部a2を形成する。この場合、エッチングの方法としては、R1E又はECR等のドライエッチングが望ましい。また、エッチングガスとしては塩業系のガスを用いることが望ましい。その後、用いたマスクを除去する。また、マスクとしてはドライエッチングに対してエッチングされにくい材料であることが望ましく、S1O。等の誘電体膜又はN1等よりなる金属膜であれば良い。また、レジストを用いる場合には、膜壁が厚いレジストを用いることが望ましい。

[0067]

次に、図2(c)に示すように、CVD法又はスパッタ法により、関口部a2を含む試料全面にS1O。膜よりなるパッシベーション膜8を形成した後、パッシベーション膜8における電流導波部分を除去する、次に、EB蒸着により、p型GaN層4におけるパッ

シベーション膜8が除去されて露出している部分に、p型電極5としてNi/Auよりなる積層膜を形成した後、酸業等気中、600ででシンタを行なう。

[8000]

次に、図2(d)に示すように、EB業権により、試料表面の全面に、Auメッキの下地機6としてTi/Auよりなる積層膜を形成した後、該下地膜6の上に膜厚が30μmとなるようにAuメッキ7を形成する、ここで、後工程において、薄膜であるn型GaN圏2からサファイア基板1を除去する際、Auメッキ7はn型GaN圏2の保持材として作用する。

[00009]

次に、関2(e)に示すように、n型GaN層2からサファイア基板1を除去する。サファイア基板1を除去する方法としては、研磨法又はレーザリフトオフ法(LLO法)等がある。サファイア基板1は非常に強固であるので、研磨法を用いてサファイア基板1を除去する場合には、長時間を要すると共に制御が困難であるので、本実施形態では、レーザリフトオフ法を用いてサファイア基板1を除去している。具体的には、サファイア基板1におけるn型GaN層2が形成されている側の面とは反対の面側から、サファイア基板1に対してYAGレーザの照射を行なうことにより、n型GaN層2におけるサファイア基板1との界面近傍部を熱により分解させて、n型GaN層2とサファイア基板1との分離を行なう。なお、レーザリフトオフ後には、n型GaN層2における界面近傍に分解されたGa金属が付着するので、塩酸で除去を行なう。ここで、レーザリフトオフ後の表面は荒れているので、表面が平坦である場合よりもLEDの光取り出し効率が向上する。また、光取り出し効率をより高める目的で、更に表面を荒らしてもよい。

[0070]

このようにして、本実施形態では、レーザリフトオフによってサファイア基板1を分離する前にドライエッチングを行会うことにより、レーザリフトオフ時にはn型GaN層2が一業子分の大きさに分割されている。第1の実施形態のように2インチという大面積のn型GaN層2からサファイア基板1をレーザリフトオフによって分離すると、レーザリフトオフの際にn型GaN層2が割れやすい傾向があるので、レーザ照射条件のマージンが非常に小さくなる、しかしながら、本実施の形態では、一素子分のn型GaN層2からレーザリフトオフによりサファイア基板1を分離するため。レーザ照射条件のマージンを大きくとることが可能となるので、歩留まりを向上させることができる。

[0071]

次に、図2(f)に示すように、EB蒸篭により、n型GaN隔2におけるサファイア 基板1が分離されて剥き出しになっている面上に、n型電極9としてTi/Anよりなる 積層職を形成した後、 N_s 雰囲気中、GOOCCシンクを行なう。なお、図2(a)~(。)と図2(f)とでは、図面の上下方向を反対にして示している。また、図2(g)及 U(h)についても図様である。

[0072]

次に、図2(g)に示すように、n聖電極9を覆うようにレジストマスク10を形成した後、該レジストマスク10にチップ分額領域の一部を閉口させるような閉口部52を形成する、次に、Auメッキ7における箋化物半導体層が形成されている側の面とは反対の面上に、接着性を有するシート11を貼りつける。

100731

次に、図2(h)に示すように、BHFを用いて、闇口部a2の内部に形成されている バッシペーション膜8と下地膜6を構成するTi膜とを除去した後、ヨードを用いて、下 地膜6を構成するAuと該Auの下側に位置するAuメッキアとをウェットエッチングす ることにより、築化物事導体層を含んでなる2つのチップに分離する、その後、レジスト マスク10を例えば有機洗浄で除去することより、青色LEDを作製することができる。

以上のように、本発明の第2の実施形態に係る半導体素子の製造方法によると、保持材 として、従来例と異なり完全に繋がったAuメッキを用いると共に、素子分離として、劈

翻を行なうのではなくAuメッキをウェットエッチングで除去することにより行なう。このため、従来例に示したように、異糊を行なう場合であれば、膜厚が薄い箋化物半導体層が自然に割れてしまったり又はメッキ層が繋がったままの状態になって素子分離がなされないという問題が生じていたが、本実施形態によると、これらの問題を解決することができ、歩留まりを向上させることができる。また、Auメッキをエッチングする際には、窒化物半導体層上にレジストバターンを形成してバターニングを行ない、箋化物半導体層におけるサファイア基板が形成されていた面側からAuメッキのエッチングを行なう、このため、従来例に示したように、Auメッキの上にレジストパターンを形成する場合であればマスク合わせが捆難であったが、本実施形態によると、マスク合わせが審易になるので、歩留まりを向上させることができる。さらに、レーザリフトオフを行なう際には、窒化物半導体層自体はドライエッチングによって1デバイス分のサイズに分割されているので、レーザリフトオフ時にウェハが割れる恐れを防止でき、歩留まりを向上させることができる。

[0075]

このように、歩留まりに優れた青色しEDを作製することが可能となる。また、作製されたデバイスは順厚が30μmという薄膜のAuメッキを介して放熱されるので、放熱性にも非常に優れている。

[0076]

なお、本実施形態では、サファイア基板1の上にGaN層を成長させる場合について説明したが、基板及び成長層共にその他の材料よりなる半導体であっても同様に適用可能である。

[0077]

(第3の実施形態)

以下に、本発明の第3の実施形態に係る半導体素子の製造方法について、具体的には、 競化物半導体よりなる青色面発光素子の製造方法を一例として、図3(a)~(i)を参 照しながら説明する。なお、図3(a)~(i)では、前述の透面において示された構成 部分と対応する部分には、同一の符号を付している。

100781

なお、GaN層を成長させる装置としては、MOVPE(有機金属気相成長)装置を用いる。また、Ga原料としてはトリメチルガリウムを開い、AI原料としてはトリメチルアルミニウムを用い、N原料としてはNH。を用いる。また、ドナー不純物であるSiの原料としてはSiH。を用い、キャリアガスとしてはH。を用いる。また、アクセプタ不純物であるMgの原料としてはシクロペンクジエニルマグネシウムを用いる。

[0079]

まず、図3(a)に示すように、24ンチ(0001)サファイア基板1上に、低温緩衝層(図示せず)を形成した後、該低温緩衝層の上に、 $n-GaN層、n-Al_{0.01}Ga$ 。800月 の100月 の

[0080]

次に、図3(b)に示すように、p型層4aの上にマスクを形成した後、n型層2a、活性層3及びp型層4aにおけるチップ分離領域に存在している窒化物半導体圏をエッチングにより除去することにより、開口部a3を形成する。この場合。エッチングの方法としては、R1E又はECR等のドライエッチングが望ましい。また、エッチングガスとしては塩素系のガスを用いることが望ましい。その後、用いたマスクを除去する。また、マスクとしてはドライエッチングに対してエッチングされにくい材料であることが望ましく、SiO、等の誘電体膜又はNi等よりなる金属膜であれば良い。また、レジストを用い

る場合には、膜壁が壁いレジストを用いることが望ましい。

[0081]

次に、図3(c)に示すように、CVD法又はスパック法により、試料全面にS1O2 膜よりなるパッシベーション膜Sを形成した後、パッシベーション膜8におけるデバイス の光取り出し部分及び電流療液部分を除去する。次に、EB蒸養により、p型隔4点にお けるパッシベーション膜8が除去されて露出している部分であって光寒液路以外の部分に 、p型電極5としてNi/Anよりなる積層膜を形成した後、酸素雰集中、600ででシ ンタを行なう。

100821

次に、図3(d)に示すように、p型層4aにおける露出している部分であって光薄波路となる部分に、誘電体DBRミラー12を形成する。誘電体DBRミラー12は波長405nmの光に対して反射率が99、5%以上になるように構成する。

[0083]

次に、図3(e)に示すように、EB蒸着により、試料表面の全面に、Auメッキの下 地膜6としてTi/Auよりなる積層膜を形成した後、該下地膜6の上に膜厚が30μm となるようにAuメッキ7を形成する。ここで、後工程において、薄膜であるn型GaN 層2からサファイア蒸板1を除去する際、Auメッキ7はn型層2aの保持材として作用 する。

[0084]

次に、図3(1)に示すように、n型層2aからサファイア基板1を除去する。サファイア基板1を除去する方法としては、研磨法又はレーザリフトオフ法(LLO法)等がある。サファイア基板1は非常に触慮であるので、研磨法を用いてサファイア基板1を除去する場合には、長時間を要すると共に制御が困難であるので、本実施形態では、レーザリフトオフ法を用いてサファイア基板1を除去している。具体的には、サファイア基板1におけるn型層2aが形成されている側の面とは反対の面側から、サファイア基板1に対してYAGレーザの照射を行なうことにより、n型圏2aにおけるサファイア基板1との分離を行なう。なお、レーザリフトオフ後には、n型層2aにおける界面近傍に分解されたGa金属が付着するので、場酸で除去を行なう。このように、レーザリフトオフによってサファイア基板1を分離する前にドライエッチングを行なうことにより、一業子分のn型層2aからレーザリフトオフによりサファイア基板1を分離するため、第2の実施形態と同様に、レーザ照射条件のマージンを大きくとることが可能となるので、歩留まりを向上させることができる。

[0035]

[0086]

次に、図3(h)に示すように、6型電極9及び誘電体DBRミラー13を覆うように レジストマスク10を形成した後、該レジストマスク10にチップ分額領域の一部を開口 きせるような開口部も3を形成する。次に、Auメッキ7における窒化物半導体層が形成 されている側の面とは反対の面上に、接着性を有するシート11を貼りつける。次に、B HFを用いて、開口部a2の内部に形成されているバッシベーション膜8と下地膜6を構 成するTi膜とを除去した後、ヨードを用いて、下地膜6を構成するAuと該Auの下側に位置するAuメッキ7とをウェットエッチングすることにより、窒化物半導体層を含んでなる2つのチップに分離する。その後、レジストマスク10を例えば有機洗浄で除去することより、青色面発光レーザを作製することができる。

[0087]

以上のように、本発明の第3の実施形態に係る半導体業子の製造方法によると、保持材として、従来例と異なり完全に繋がったAuメッキを用いると共に、素子分額として、頻 開を行なうのではなくAuメッキをウェットエッチングで除去することにより行なう。このため、従来例に示したように、動間を行なう場合であれば、ညりが薄い変化物半導体層が自然に割れてしまったり又はメッキ層が繋がったままの状態になって業子分離がなされないという問題が生じていたが、本実施形態によると、これらの問題を解決することができ、歩留まりを向上させることができる。また、Auメッキをエッチングする際には、窒化物半導体層上にバターニングを行なって、窒化物半導体層におけるサファイア基板が形成されていた前側からAuメッキのエッチングを行なう。このため、従来例に示したように、Auメッキの上にレジストバターンを形成する場合であればマスク合わせが困難であったが、本実施形態によると、マスク合わせが容易になるので、歩留まりを向上させることができる。さらに、レーザリフトオフを行なう際には、窒化物半導体層自体はドライエッチングによって1デバイス分のサイズに分割されているので、レーザリフトオフ時にウェハが割れる恐れを防止でき、歩留まりを向上させることができる。

[0088]

このように、参留よりに優れた青色面発光レーザを作製することが可能となる。また、 作製されたデバイスは膜厚が30μmという薄膜のAuメッキを介して放熟されるので、 放熱性にも非常に優れている。

[0089]

なお、本実施形態では、サファイア基板1の上にGaN層を成長させる場合について説明したが、基板及び成長層共にその他の材料よりなる半導体であっても同様に適用可能である。

100901

(第4の実施形態)

以下に、本発明の第4の実施形態に係る半導体素子の製造方法について、具体的には、 築化物半導体よりなる電界効果トランジスタの製造方法を一例として、図4(a)~(g) を参照しながら説明する。なお、図4(a)~(g)では、前述の図面において示され た構成部分と対応する部分には、例一の符号を付している。

[0091]

まず、関4(a)に示すように、MOCVD法により、サファイア基板1上に、 $\pi 型G$ a N層 1.4 及びアンドープ G a N層 1.5 を順に形成する。これらの成長層の一般的な隙厚 はそれぞれ $2\sim3$ μ m 程度である。

[6092]

次に、図4(b)に示すように、アンドープGaN層15の上にマスクを形成した後、 n型GaN層14及びアンドープGaN層15における業子分經部となる領域に存在して いる窒化物半導体層をドライエッチングにより完全に除去することにより、n型GaN層 14及びアンドープGaN層15に開口部a4を形成する。その後、用いたマスクを除去 する。ここで、ドライエッチングする際のエッチングガスとしては例えば塩業系のガスを 用いる。また、マスクとしてはドライエッチングに対してエッチングされにくい材料であ ることが望ましく、SiO。等の誘電体膜又はNi等よりなる金属膜であれば良い。また 、レジストを用いる場合は、膜厚が厚いレジストを用いることが望ましい。

[0093]

次に、図4(c)に示すように、EB蒸着により、試料表面の全面に、Auメッキの下地膜6としてTi / Auよりなる精層膜を形成した後、該下地膜6の上に膜厚が $30\mu m$ となるようにAuメッキ7を形成する。ここで、後工程において、薄膜であるn型GuN

層14からサファイア基板1を除去する際、Auメッキ7はn型GaN層14の保持材として作用する。

[0094]

次に、図4(d)に示すように、n型GaN層14からサファイア基板1を除去する。サファイア基板1を除去する方法としては、研磨法又はレーザリフトオフ法(LiO法)等がある。サファイア基板1は非常に強闘であるので、研磨法を用いてサファイア基板1を除去する場合には、長時間を要すると共に制御が困難であるので、本実施形態では、レーザリフトオフ法を用いてサファイア基板1を除去している。具体的には、サファイア基板1におけるn型GaN層14が形成されている側の面とは反対の面側から、サファイア基板1に対してYAGレーザの照射を行なうことにより、n型GaN層14におけるサファイア基板1との外面近傍部を熱により分解させて、n型GaN層14における界面近傍に分解されたGa全局が付着するので、塩酸で除去を行なう。このように、レーザリフトオフによのサファイア基板1を分離する前に下ライエッチングを行なうことにより、1素子分のn型GaN層14からレーザリフトオフによりサファイア基板1を分離するため、第2の実施形態と同様に、レーザ照射条件のマージンを大きくとることが可能となるので、集留よりを向上させることができる。

100951

次に、図4(e)に示すように、リフトオフ法により、n型GaN層14におけるサファイア基板1が分離されて剥き出しになっている面上に、例えばTi/Aiの積層膜よりなるソース電極16及びドレイン電極17と、例えばPt/Auの積層膜よりなるゲート電極18とを形成する。ここで、高周波特性を向上させるためには、ゲート長は短ゲート長化が必要であり、0.5μm以下とすることが認ましい。

100061

次に、図4(f)に示すように、ソース電極16、ドレイン電極17、及びゲート電極 18を覆うようにレジストマスク10を形成した後、該レジストマスク10にチップ分離 領域の一部を開口させるような開口部64を形成する。次に、Anxッキ7における窒化 物半等体層が形成されている側の簡とは反対の面上に、接着性を有するシート11を貼り つける。

[0097]

次に、図4(g)に示すように、HFを用いて、開口部a4の内部に形成されている下地膜6を構成するTi膜を除去した後、ヨードを用いて、下地膜6を構成するAu及び該Auの下側に位置するAuメッキ7をウェットエッチングすることにより、窒化物半等体層を含んでなる2つのチップに分離する。その後、レジストマスク10を例えば有様洗浄で除去することより、電界効果トランジスクを作製することができる。

[0098]

以上のように、本発明の第4の実施形態に係る半導体素子の製造方法によると、保持材として、従来例と異なり完全に繋がったAuメッキを用いると共に、素子分離として、頻爾を行なうのではなくAロメッキをウェットエッチングで除去することにより行なう。このため、従来例に示したように、弱爾を行なう場合であれば、謄厚が薄い変化物手導体層が自然に割れてしまったり又はメッキ層が繋がったままの状態になって素子分離が交されないという問題が生じていたが、本実施形態によると、これらの問題を解決することができ、歩留まりを向上させることができる。また、Auメッキをエッチングする際には、窒化物半導体層上にレジストパターンを形成してパターニングを行ない、窒化物半導体層におけるサファイア基板が形成されていた個側からAuメッキのエッチングを行なう。このため、従来例に示したように、Auメッキの上にレジストパターンを形成する場合であればマスク合わせが困難であったが、本実施形態によると、マスク合わせが容易になるので、歩留まりを向上させることができる。さらに、レーザリフトオフを行なう際には、霊化物半導体層自体はドライエッチングによって1デバイス分のサイズに分割されているので、レーザリフトオフ時にウェハが割れる恐れを防止でき、歩留まりを向上させることがは

38.

[0099]

このように、歩留まりに優れた電界効果トランジスタを作製することが可能となる。また、作製されたデバイスは膜厚が30μmという薄膜のAuメッキを介して放熟されるので、放熱性にも非常に優れている。

[0100]

なお、本実施形態では、サファイア基板1の上にGaN層を成長させる場合について説明したが、基板及び成長層共にその他の材料よりなる半導体であっても同様に適用可能である。

101011

(第5の実施形態)

以下に、本発明の第5の実施形態に係る半導体素子の製造方法について、具体的には、 塗化物半導体よりなる青色面発光素子の製造方法を一例として、図5(a)~(g)及び 図6(a)及び(b)を参照しながら説明する。なお、図5(a)~(g)及び図6(a))及び(b)では、前述の図面において示された構成部分と対応する部分には、同一の符 号を付している。

[0102]

まず、図5(a)に示される工程斯面図までの工程は、前述の第2の実施形態における図2(a)~(c)を用いた説明と関係である。

[0103]

次に、図5(b)に示すように、EB蒸蓄により、試料表面の全面に、Auメッキの下地膜6としてTi/Auよりなる積層膜を形成した後、該下地膜6の上に膜厚が10μmとなるようにAuメッキでを形成する。次に、Auメッキでの上に、Si基板19を張り合わせる。ここで、Si基板19を張り合わせるのは、後工程においてレーザリフトオフを行なった後の薄膜である葉化物半導体層に対する保持力を高める目的である。また、Si基板19は、Auメッキで全分でに氮化物半導体層に張り合わせる方法も考えられるが、そうすると、Si基板19に存在する歪が競化物半導体層に加わって、デバイスの特性が劣化するという懸念がある。そこで、本実施形態では、Si基板19をAuメッキでの上に張り合わせている。この場合には、AuメッキではSi基板19を貼り合わせる際の緩衝材として機能すれば十分であるので、膵壁は薄膜でよく、本実施形態では10μmとしている。また、ここでは、Si基板19を張り合わせる場合について説明しているが、劈講性があると共に放熱性に優れている基板であることが望ましく、Si基板の他に、例えばSiC又はGaAs等よりなる基板が望ましい。

[0104]

次に、図5(c)に示すように、n型GaN層2からサファイア基板1を除去する。サ ファイア差板1を除去する方法としては、研磨法又はレーザリフトオフ法(LLO法)等 がある。サファイア基板1は非常に強固であるので、研密法を用いてサファイア基板1を 除去する場合には長時間を要すると共に制御が困難であるので、本実施形態では、レーザ リフトオフ法を用いてサファイア基板1を除去している、具体的には、サファイア基板1 1に対してVAGレーザの照射を行なうことにより、n型GaN層2におけるサファイア 基板1との界面近傍部を熱により分解させて、n豐GaN醫2とサファイア基板1との分 縦を行なう、なお。レーザリフトオフ後には、n型GaN層2における界面近傍に分解さ れたGa金屬が付着するので、塩酸で除去を行なう。このように、レーザリフトオフによ ってサファイア蒸板1を分離する前にドライエッチングを行なうことにより、1素子分の n型層2aからレーザリフトオフによりサファイア基板1を分離するため。第2の実施形 態と開様に、レーザ照射条件のマージンを大きくとることが可能となるので、歩留まりを 向上させることができる。また、レーザリフトオフ後の表面は荒れているので、表面が平 **坦である場合よりもLEDの光取り出し効率が向上する。また、光取り出し効率をより高** める目的で、更に表面を荒らしてもよい。

[0105]

次に、図5(d)に示すように、EB蒸着により、n型GaN層2におけるサファイア基板1が分額されて剥き出しになっている値上に、n型電板9としてT1/Auよりなる積層膜を形成した後、窒素等迸気中、600℃でシンクを行なう。なお、図5(a)~(c)と図5(d)とでは、図面の上下方向を反対にして示している。また、後述する図5(e)~(g)も同様である。

I 0106 I

次に、図5(e)に示すように、n型電極9を覆うようにレジストマスク10を形成した後。該レジストマスク10にチップ分離領域の一部を開口させるような倒口部52を形成する。

I 0107 I

次に、図5(f)に示すように、BHFを用いて、開口部a2の下側に形成されている バッシペーション膜8と下地膜6を構成するTi膜とを除去した後、ヨードを用いて、下 地膜6を構成するAuと該Auの下側に位置するAuメッキ7とをウェットエッチングに より除去する。ここで、Auメッキ7を除去するのは、後工程で行なう特別の際にAuメ ッキ7が分離されておらずに繋がったままの状態であると、頻淵が容易に行なうことがで きない場合があるからである。その後、レジストマスク10を例えば有機洗浄で除去する

[0108]

次に、図5(g)に示すように、Si基板19を膜厚が120 μ mとなるまで研磨した後、Si基板19を瞬間して、変化物半導体限を含んでなる2つのチップに分離することにより、青色LEDを作製することができる。

101091

ここで、本実施形態に係る半導体素子の製造方法に関して、歩僧まりをより向上させる 方法について、図6(a)及び(b)を参照しながら説明する。

101103

ー なお、関6(α)に示すまでの工程は、前述の関5(α)〜(α)を用いた説明と同様である。

[0111]

[6112]

以上のように、本発明の第4の実施形態に係る半導体素子の製造方法によると、蜉開を行なう前にAuメッキをウェットエッチングで除去しているため、自然に割れたり、素子分離ができない等を防止して所望の劈開を行なうことができるので、歩留まりを向上させることができる。また、Auメッキをエッチングする際には、窒化物半導体層上にレジストパターンを形成してパターニングを行ない、變化物半導体層におけるサファイア基板が形成されていた面側からAuメッキのエッチングを行なう。このため、従来例に示したように、Auメッキの上にレジストパターンを形成する場合であればマスク合わせが困難であったが、本実施形態によると、マスク合わせが容易になるので、歩留まりを向上させることができる。さらに、レーザリフトオフを行なう際には、窒化物半導体層自体はドライエッチングによって1 デバイス分のサイズに分割されているので、レーザリフトオフ時にウェハが割れる恐れを防止でき、歩留まりを向上させることができる。

[0113]

さらに、本実施形態では、Auメッキ上にSi基板を張り合わせているため、レーザリ

フトオフ後の薄膜の瞳化物半導体層に対する保持力が大きくなるので、歩留まりを向上させることができる。また、作製されたデバイスがSi基板上に形成されているので、実装の際にセートシンクを取り付ける必要がなくなり、実装工程を簡素化することができる。

このように、歩留まりに優れた青色LEDを作製することが可能となる。また、作製されたデバイスは腰厚が30μmという薄膜のAuメッキを介して放熟されるので、放熱性にも非常に優れている。

[0115]

なお、本実施形態では、サファイア基板1の上にGaN層を成長させる場合について説明したが、基板及び成長層共にその他の材料よりなる半導体であっても同様に適用可能である。

【産業上の利用可能性】

[0116]

本発明は、螢化物半導体よりなる半導体素子の製造方法に有用である。

【図面の簡単な説明】

[0117]


- 【図1】(a)~(h)は、本発明の第1の実施形態に係る半導体素子の製造方法を示す要部工程防罰図である。
- 【図2】(a)~(h)は、本発明の第2の実施形態に係る半導体素子の製造方法を示す 要部工程所削減である。
- 【図3】(a)~(i)は、本発明の第3の実施形態に係る半導体素子の製造方法を示す 要部工程師面割である。
- 【図4】(a)~(g)は、本発明の第4の実施形態に係る半導体素子の製造方法を示す 要部工程所面図である。
- 【図5】(a)~(g)は、本発明の第5の実施形態に係る半導体業子の製造方法を示す 要部工程所園図である。
- 【図b】(a)及び(b)は、本発明の第5の実施形態に係る半等体素子の製造方法を示す要部工程断節図である。
- 【図7】(a)~(f)は、第1の従来例に係る平導体業子の製造方法を示す要部工程断面図である。
- 【図8】(a)~(f)は、第2の従来例に係る半導体業子の製造方法を示す要部工程断面関である。

【符号の説明】


[0118]

- 1 サファイア基板
- 2 GaN層
- 2a n型層
- 3 活性層
- 4 p型GaN層
- 4 a p型層
- 5 p型コンタクト電極
- 6 下地線
- 7 Auxne
- 8 バッシベーション膜
- 9 n型電極
- 10 レジストマスク
- 11 3-1
- 12、13 減電体DBRミラー
- 14 n型GaN層
- 15 アンドーブGaN屋


- 16 ソース電極
- 17 ドレイン電極
- 18 ゲート電機
- 19 Si基板
- al, a2, a3, a4, b1, b2, b3, b4 開日部



[23]




(図5) (図6)



[37]

[[28]



(74)代理人 100115691

弁理士 藤田 篤史

(74)代理人 100117581

弁理士 二宮 茂也

(74)代理人 100117710

宇理士 原田 智雄

(74)代理人 100121728

守棚 関扎 士既徐

(72) 発明者 田村 聡之

大阪府門真市大字門真1006番地 松下電器産業株式会社内

(72)発明者 上田 哲三

大阪府門真市大字門真1006器地 松下電器產業株式会社内

ドターム(参考) 5F041 AA41 CA05 CA12 CA40 CA77 CA85 CA02 CA98